晶圓的尺寸愈大愈好

“晶圓的尺寸”指的是晶圓的直徑，目前矽晶圓的直徑從早期的4吋、6吋發(fā)展到目前的8吋、12吋。而矽晶圓經(jīng)過(guò)上面所敘述的“黃光微影技術(shù)”、“摻雜技術(shù)”、“蝕刻技術(shù)”、“薄膜成長(zhǎng)技術(shù)”等步驟反覆進(jìn)行后可以得到如圖3-39(a)所示的結(jié)果，在矽晶圓上布滿了邊長(zhǎng)大約1公分的正方形“晶粒(Die)”，每個(gè)“晶�！鄙隙加袛�(shù)百萬(wàn)個(gè)CMOS，而且每一個(gè)“晶�！倍肌巴耆�相同��，最后再將這些正方形的晶粒切開，則可以得到許多“完全相同”的“晶片(Chip)”，每一個(gè)晶片經(jīng)過(guò)封裝與測(cè)試，就是積體電路了，換句話說(shuō)，一片矽晶圓就可以產(chǎn)生“數(shù)百個(gè)”完全相同的“晶片”，所以矽晶圓的尺寸愈大，一次就可以生產(chǎn)愈多的晶片，“每個(gè)晶片的單位成本”也就愈低，晶圓廠就是利用這樣的技術(shù)“大量生產(chǎn)”以降低成本，顯然晶圓的尺寸是愈大愈好，晶圓尺寸與成本的關(guān)系如表3-2所示，表中以“成本/cm2”代表晶圓每平方公分的成本，意思與“每個(gè)晶片的單位成本”相同。

或許有人會(huì)問(wèn)，晶圓的尺寸愈大，生產(chǎn)成本難道不會(huì)增加嗎？的確，晶圓的尺寸愈大生產(chǎn)成本愈高，例如：12吋晶圓的生產(chǎn)成本大約是6吋晶圓的“2倍”，但是12吋晶圓的“面積”是6吋晶圓的“ 4倍”(邊長(zhǎng)2倍，面積4倍)，所以最后得到的晶片數(shù)目是4倍，收入也是4倍，顯然還是有利可圖，所以未來(lái)晶圓廠朝向12吋晶圓發(fā)展是無(wú)法避免的。

在圖3-39(a)中將每一個(gè)正方形的晶片放大，可以看到其表面四周圍分布了許多凸出的金屬接點(diǎn)，稱為“黏著墊(Bond pad)”，同學(xué)們還記得在矽晶圓的構(gòu)造是在“地下室”有數(shù)百萬(wàn)個(gè)CMOS，然后在上方制作多層導(dǎo)線架構(gòu)，最后這些導(dǎo)線必須與外界連接，由于封裝時(shí)是以粗細(xì)大約100m(微米)的“金線”與外界連接，因此必須將各層導(dǎo)線(別忘記，多層導(dǎo)線的金屬線寬度只有0.13m)匯合到最上層以后，再將尺寸轉(zhuǎn)換為大約100m(微米)的“黏著墊(Bond pad )”，再經(jīng)由“金線”與外界連接，“黏著墊(Bond pad)”的大小約100m(微米)，與“金線”的粗細(xì)100m(微米)相當(dāng)，比較容易使用“打線機(jī)”進(jìn)行打線相連的工作。

【注意】

“晶粒(Die)”和“晶片(Chip)”其實(shí)是完全相同的東西，一般我們習(xí)慣將晶圓切割前的正方形稱為“晶粒(Die)”，而將晶圓切割后的正方形稱為“晶片(Chip)”。

http://www.sgaaa.com/